TSMC, 삼성·인텔 추격에 가성비 공정…'최대 8.5% 저렴'

[서울=뉴시스]이인준 기자 = 대만 파운드리(반도체 위탁생산) 업계 1위 TSMC가 내년 4나노미터(㎚·10억분의 1m) 기반 가성비(가격 대비 성능 비율) 공정을 출시한다고 밝혔다.

선단 공정뿐 아니라 기존 공정 경쟁에서도 삼성전자, 인텔 등의 추격을 따돌리려는 시도다. 다만 지나치게 높은 생산 가격으로 첨단 공정 전환이 지연되고 있는 것이 아니냐는 우려를 키우고 있다.

26일 업계에 따르면 TSMC는 최근 실리콘밸리 산타클라라 컨벤션센터에서 열린 TSMC 테크놀로지 심포지엄에서 N4C 기술을 공개했다.

이 기술은 생산 단가가 높은 초미세 공정의 비용 효율성을 높인 기술이다. 기존 N4P 공정 고객 수요를 그대로 흡수할 수 있으며, 생산을 단순화해 수율(결함 없는 합격품의 비율)도 향상되는 효과가 있다고 밝혔다. TSMC에 따르면 신공정을 이용하면 기존 4~5나노 공정 대비 생산 비용이 최대 8.5%까지 낮아진다.

TSMC가 가성비 공정을 내놓은 건 최근 파운드리 업계가 2나노 이하 같은 첨단 공정 개발에 힘을 쏟고 있지만, 안정적으로 수익을 올리는 기존 공정에서도 시장 지배력을 놓치지 않겠다는 계산으로 보인다. 올해 1분기 기준 TSMC 매출에서 4~5나노 공정이 차지하는 비율은 37%에 달하며, 회사 매출의 가장 많은 부분을 차지한다.

TSMC는 지난해 애플과 함께 3나노 공정 양산을 시작했지만, 아직 수요가 많지 않은 상황이다. 지난해 TSMC의 매출에서 3나노 공정의 비중은 6%에 그쳤다. 엔비디아 등 대부분의 AI(인공지능) 가속기도 TSMC의 4나노 공정으로 만든다.

이 같은 상황에는 3나노 공정의 가격이 지나치게 높아, 팹리스들이 도입을 주저하고 있는 점이 거론된다. 업계에 따르면 3나노 공정 파운드리 가격을 웨이퍼 한 장당 2만달러에 달한다.

이는 5나노 공정(1만3000달러)보다 50% 이상 비싼 것으로 추정된다. 엔비디아가 지난 3월 발표한 B100도 4나노 공정을 이용해 만들기로 했다. 사실상 모바일 AP 등 일부 시장을 제외하면, 지난 2022년 양산을 시작한 3나노 공정의 수요가 2년째 부진한 것으로 보인다.

현재 개발 중인 2나노 이하 차세대 공정 개발에는 더 큰 비용과 인력이 투입될 전망이다.

TSMC의 R&D(연구개발) 투자 비용은 전년 대비 11.7% 증가한 191억800만대만달러(8000억원)다. TSMC는 R&D 투자가 급격하게 늘어나는 배경으로 "1.4나노, 2나노, 3나노 공정 기술에 대한 연구 활동 증가와 더 작은 공정 노드로의 지속적인 발전이 원인"이라고 설명했다. TSMC는 또 미국, 일본 등 국외 공장 운영에 따른 생산 비용 증가로 고객사들과 가격 인상도 협의하고 있다.

C. C. 웨이 TSMC 최고경영자(CEO)는 "오늘날 모든 AI 가속기는 대부분 5나노 또는 4나노 기술이지만, 고객들은 다음 노드를 위해 TSMC와 협력하고 있다"면서 앞으로 수요 증가가 본격화 할 것으로 기대했다.

이어 "AI 데이터센터에서는 전력 소비를 고려해야 한다"며 "에너지 효율이 상당히 중요하기 때문에 모든 고객들이 4나노에서 3나노, 2나노로 가는 추세"라 덧붙였다.

◎공감언론 뉴시스 ijoinon@newsis.com